搜题
问题详情
[设计题,20分]用2K×4/片的存储芯片构成一个8KB的存储器，地址线A15~A0（低），双向数据线D7~D0，CE片选信号，WE控制信号。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
相关热点： 译码器 存储器
未搜索到的试题可在搜索页快速提交，您可在会员中心"提交的题"快速查看答案。
收藏该题
查看答案
搜题
相关问题推荐
七段显示译码器,当译码器七个输出端状态为abcdefg=0011111时(高电平有效),译码器输入状态(8421BCD码)应为()。
A.0011;
B.0110;
C.0101;
D.0100
下列关于ROM的特点，描述正确的是（）。
A、地址译码器是完全译码器，它提供了输入的全部最小项
B、地址和字是一一对应的
C、信息表是原封不动地装入存储阵列中
D、主要由地址译码器和存储单元体组成
编码译码器与调制解调器的原理（），（）将接收到的模拟信号经编码转换成数字信号，用二进制脉冲序列近似的表示这个模拟信号。
A、相同；调制解调器
B、相同；编码译码器
C、相反；调制解调器
D、相反；编码译码器
现有2K×8位的RAM芯片若干片，若用线选法组成存储器，有效的寻址范围最大是多少KB？若用3-8译码器来产生片选信号，则有效的寻址范围最大又是多少？若要将寻址范围扩展到64KB，应选用什么样的译码器来产生片选信号？
以3线-8线译码器为例说明译码器的功能。